你所在的位置: 首页 > 正文

Achronix加入台积电(TSMC)半导体知识产权(IP)联盟计划

2019-10-10 点击:610
?

Achronix半导体公司是一种基于现场可编程门阵列(FPGA)和高性能嵌入式FPGA(eFPGA)半导体知识产权(IP)的硬件加速设备,该公司已加入TSMC IP Alliance计划,即TSMC。开放式创新平台(OIP)的关键组件。 Achronix屡获殊荣的SpeedcoreTM eFPGA IP已针对高端和高性能应用进行了优化。 Speedcore eFPGA IP现在可在TSMC 16nm FinFET Plus(16FF +)和N7工艺技术上使用,并将很快在TSMC 12nm FinFET Compact Technology(12FFC)上使用。

工具Achronix先前宣布了其针对Speedcore IP的Gen4 FPGA架构,现已向客户提供。与以前的Speedcore架构相比,Speedcore Gen4架构将性能提高了60%,功耗降低了50%,芯片面积提高了65%,同时保留了Speedcore eFPGA IP的原始功能以及可编程的硬件加速功能。广泛应用于高性能计算,网络和存储应用。 Achronix将于9月26日参加在圣克拉拉举行的台积电开放式创新平台生态系统论坛,并在420号展位展示其Speedcore eFPGA IP对于每个客户的应用而言如何独特。规模定制和优化。

工具“ Achronix的Speedcore eFPGA IP在提供最高性能的硬件加速与保持适应新工作负载的灵活性之间达到了最佳平衡。这是SoC开发在计算,网络和存储卸载方面的关键设计。” Achronix是唯一一家公司提供基于高性能分立FPGA芯片和eFPGA IP技术的数据加速器。 “它有兴趣在其ASIC/SoC中使用Achronix的Speedcore eFPGA。” Achronix营销副总裁Steve Mensor说。公司可以确信,他们将获得与Achronix在其自身产品中使用的相同的高质量FPGA技术。”

工具Speedcore eFPGA IP是一种完全可扩展的架构,支持从5K大小到1L大小的6LUT逻辑阵列的6输入查找表(6LUT),并支持数字信号处理器(DSP),包括用于滤波单元块和其他可编程单元的存储器AI/ML应用程序块优化了机器学习处理器(MLP)单元块。 Achronix的高质量ACE设计工具支持Speedcore IP。

工具“ CPU内核,GPU内核以及现在的eFPGA是芯片创新的关键IP创新。这些创新着眼于人工智能,5G无线基础设施,汽车和边缘计算等领域中快速变化的应用。”台积电设计基础设施管理高级总监Suk Lee表示:“我们很高兴看到Achronix凭借其优化的Speedcore eFPGA IP解决方案加入我们的IP Alliance计划,使我们的客户拥有顺畅的设计体验,便捷的设计复用和在整个设计系统中的快速集成。“

工具(编辑:DF318)

拂晓新闻网 版权所有© www.sjwjzm.cn 技术支持:拂晓新闻网 | 网站地图